累加器：léi jiā qì　基本解释：在运算器中，专门存放算术或逻辑运算的一个操作数和运算结果的寄存器。能进行加、减、读出、移位、循环移位和求补等操作。是运算器的主要部分。●详细解释：在运算器中，专门存放算术或逻辑运算的一个操作数和运算结果的寄存器。能进行加、减、读出、移位、循环移位和求补等操作。是运算器的主要部分。

1、经过分析的文本作为连续流来处理，所使用的任何累加器都由程序员负责（如标记中的字符串( # pcdata ) ，或所遇到的标记的列表或词典） 。

2、2 .从dds的原理出发,着重介绍了一种自行设计的基于可编程逻辑器件fpga的dds电路的实现方法,并对其高速相位累加器、 ram查找表等关键技术进行了详细讨论。

3、在pss中，可保存一次运算结果的一种存储区域。它可能是一个或几个字段，通常具有相同长度，用作累加器。

4、重点结合mcf5272的流水线操作和并行操作特征和反离散余弦变换算法原理，将的二维反离散余弦变换转换成8点的一维反离散余弦变换，利用乘法累加器合并加法运算和乘法运算高效快速地实现了反离散余弦变换算法。

5、乘累加器中的乘法器是影响系统性能的关键数据路径，本文参考了现有的几种典型乘法器结构，针对t2181dsp处理器的性能要求，提出了乘法器的改进结构，在此基础上实现了高性能的乘累加器，为系统整体性能的提高奠定了基础。直接数字频率合成器是一种全数字化的频率合成器，由相位累加器、波形rom 、 d a转换器和低通滤波器构成， dds技术具有频率分辨率高、频率切换速度快、频率切换时相位连续、输出相位噪声低和可以产生任意波形等优点。

6、分析发现，在传统八位微控制器设计中，基于累加器的alu结构及cisc指令体系及系统构架是影响其整体性能的主要原因。

7、全部指令执行时都用了称作累加器的寄存器（用符号A来表示）。

8、摘要介绍了在计算机系统分析和设计中，用于浮点数左规格化的警戒位的设置方法，并简要说明了该类警戒位与用于舍入的警戒位共同组成了运算器中的累加器的实际警戒位字长。

9、本文首先讨论了自适应信号处理的基本原理，在此基础上介绍了一种目前最常用的自适应滤波器? ?自适应线谱增强器( ale ) ，以及它的几种改进形式：带有自相干累加器( ca )的自适应线谱增强器、双输入端自适应线谱增强器以及快速收敛自适应线谱增强器，讨论了它们的主要性能和应用的范围。

10、信号累加器积分器

11、撤销一个成员和更新证据所花费的代价比以前的累加器更小，而且证明了新的群签名的安全性。

12、全部指令执行时都用了称作累加器的寄存器（用符号a来表示） 。

13、把进位移到累加器的位元。

14、它可以读出总电流计算马达或泵的运行间隔等等。累加器也可以累计成批称重操作。

15、以下是在累加器框架中最重要的类型和函数，以及它们各自的说明。